华中科技大学2005年博士研究生入学考试——集成电路原理与设计 OSh'b$Z
&pv*TL8
第一篇MOS 逻辑集成电路 4~vn%O6n
?|Wxqo
MOS晶体管工作原理 A=D
G+z''
1.1 MOS晶体管的结构特点和基本原理 +R8dy
+ =U9<8
1.2 MOS晶体管的阀值电压分析 W:8{}Iu<
--vJR/-
1.3 MOS晶体管的电流方程 {3Dm/u%=9|
90=gP
1.4 MOS瞬态特性 T.WN9=N
K@"B^f0mU
MOS器件按比例缩小 a\p`J 9Z@
2.1 按比例缩小理论 H.tfn>N|
!H9zd\wc
2.2 高电场效应对按比例缩小器件性能的影响 ,K.Wni#m
:vFY
qoCn
2.3 不能按比例缩小的参数的影响 @G|z_
\`*]}48Z
2.4 VLSI发展的实际限制 , LqfwA|
'SWK{t \4
CMOS IC工艺流程及电路中的寄生效应 wZj`V_3
3.1 集成电路制作中几个基本工艺步骤
Q 9<i2H
Bv7os3xb
3.2 CMOS IC 工艺流程 ^jk-GRD*
Ma ]*Pled
3.3 CMOS IC 中的寄生效应 i06|P I
78IY&q:v&0
CMOS反相器和CMOS传输门 t
YhNr
4.1 CMOS反相器的直流特性 xr^fP~V|)0
%(r.`I$
4.2 CMOS 反相器的瞬态特性 A%EGu4
UrdSo"%
4.3 CMOS 反相器的功能 suN}6CI
VE^IA\J x
4.4 CMOS反相器设计 NLev(B:OQH
6 _#C vQ
4.5 CMOS和NMOS电路性能比较 uA\KbA.c;U
ql_,U8Jw
4.6 CMOS传输门 $KsB'BZy
Lv-M.
CMOS静态逻辑电路设计 jq(rnbV
5.1 静态CMOS逻辑门的构成特点 io7Zv*&T0
'.XR,\g>
5.2 CMOS与非门的分析 @-O%u*%J
HQc^ybX5
5.3 CMOS或非门的分析 %eJE@$
Rab7Y,AA
5.4 CMOS与非门与或非门的设计 3Io7!:+
:MF+`RpL
5.5 组合逻辑电路的设计 PC& (1kJ
j"vL$h
5.6 类NMOS电路 _Hv@bIL'
PLK;y
5.7 传输们逻辑电路 (5)DQ1LaF
vk3C&!M<a
5.8 CMOS差分CMOS逻辑系列 F>aaUj
w[/m:R?eX
动态和时序逻辑电路设计 _[y<u})
6.1 动态逻辑电路的特点 d-B,)$zE
AL[,&_&uV
6.2 预充—求值的动态CMOS电路 B{7hRk.5!
*;~i\M9_
6.3 多米诺(Domino)CMOS电路 #M[%JTTn
G]gc*\4
6.4 时钟CMOS(C2MOS) dU|&- .rG
] U.*KkQ
6.5 无竞争(NORA)动态CMOS电路 '-rRD\"q
eJ60@
N\A
6.6 CMOS触发器 MJy(B><
A_I\6&b4
6.7 时序逻辑电路 }}zY]A
B[r04YGh
输入、输出缓冲器 F;Bq[V)R
7.1 输入缓冲器 i:
VMCNH
=$\9t $A
7.2 输入保护电路 :[ll$5E.
.c\iKc#
7.3 输出缓冲器 (vwKC
D&
8l
>Xbz
7.4 脱片输出驱动级的设计 |L(h+/>aWX
*JiI>[
7.5 三态输出和双向缓冲器 uevhW
\?"kT}..
MOS存储器 f<3lxu
8.1 DRAM &|fWtl;43
!M
j28
8.2 SRAM h.5KzC
S
"$A5:1;
8.3 ROM和PLD R#HX}[Hb
=&WH9IKz